酷睿家族直击主流 Intel32nm蓝图详解

【内容导航】

• 第1页：首款32nm处理器为何迅速诞生？
• 第2页：第二代High K Metal Gate技术
• 第3页：硬件支持AES提速数十倍
• 第4页：32nm工厂再度投入80亿

• 第5页：直面挑战 32nm肩负未来重任
• 第6页：Intel Core i7-920 2.66G 盒/三年联保产品详细信息

展开全部 

    谈到Intel的45nm技术时，我们会想到当时业界将这一技术定义为40年来半导体出现后最为重要的技术——High-k Metal Gate技术便是其中核心。即便除Intel以外的其他半导体厂商也逐步开始使用45nm甚至40nm工艺，但他们仍没有转向High-k栅介质（High-k栅介质已经被确认为发展方向，32nm阶段所有厂商应该都会转向High-k栅介质方案）。

    在新一代32nm Westmere家族处理器上，High k技术被再次向前推进。它们将采用第二代高k +金属栅极晶体管的32纳米制程技术。32纳米制程技术的基础是第二代高k+金属栅极晶体管。英特尔对第一代高k+金属栅极晶体管进行了众多改进。 在45纳米制程中，高k电介质的等效氧化层厚度为1.0纳米。而在32纳米制程中，此氧化层的厚度仅为0.9纳米，而栅极长度则缩短为30纳米。

    晶体管的栅极间距每两年缩小0.7倍——32纳米制程采用了业内最紧凑的栅极间距。32纳米制程采用了与英特尔45纳米制程一样的置换金属栅极工艺流程，这样有利于英特尔充分利用现有的成功工艺。这些改进对于缩小集成电路（IC）尺寸、提高晶体管的性能至关重要。采用高k+金属栅极晶体管的32纳米制程技术可以帮助设计人员同时优化电路的尺寸和性能。

    由于氧化层厚度减小，栅极长度缩短，晶体管的性能提高了22%以上。这些晶体管的驱动电流和栅极长度创造了业内最佳纪录。此外，漏电电流也得到了优化。与45纳米制程相比，NMOS晶体管的漏电量减少5倍多，PMOS晶体管的漏电量则减少10倍以上。由于上述改进，电路的尺寸和性能均可得到显著优化。除此之外，32纳米还采用了第四代应变硅技术，用于提高晶体管的性能。